یوه پوښتنه لرئ؟موږ ته زنګ ووهئ:+۸۶ ۱۳۹۰۲۶۱۹۵۳۲

د PCIe 5.0 مشخصاتو پیژندنه

  • د PCIe 5.0 مشخصاتو پیژندنه

د PCIe 4.0 مشخصات په 2017 کې بشپړ شوي ، مګر دا د AMD 7nm Rydragon 3000 لړۍ پورې د مصرف کونکي پلیټ فارمونو لخوا ملاتړ نه و ، او دمخه یوازې محصولات لکه سوپر کمپیوټینګ ، د تصدۍ کچې لوړ سرعت ذخیره ، او د شبکې وسیلو د PCIe 4.0 ټیکنالوژي کارولې.که څه هم د PCIe 4.0 ټیکنالوژي لاهم په لویه کچه نه ده پلي شوې، د PCI-SIG سازمان له اوږدې مودې راهیسې د PCIe 5.0 ګړندی وده کوي، د سیګنال نرخ له اوسني 16GT/s څخه 32GT/s ته دوه چنده شوی، بینڈوډت کولی شي 128GB/ ته ورسیږي. s، او نسخه 0.9/1.0 مشخصات بشپړ شوي.د PCIe 6.0 معیاري متن v0.7 نسخه غړو ته لیږل شوی ، او د معیاري پرمختګ په لاره کې دی.د PCIe 6.0 د پن نرخ 64 GT/s ته لوړ شوی ، کوم چې د PCIe 3.0 څخه 8 ځله دی ، او په x16 چینلونو کې بینڈوډت د 256GB/s څخه لوی کیدی شي.په بل عبارت، د PCIe 3.0 x8 اوسنی سرعت د لاسته راوړلو لپاره یوازې یو PCIe 6.0 چینل ته اړتیا لري.تر هغه ځایه چې د v0.7 پورې اړه لري، PCIe 6.0 په اصل کې اعلان شوي ډیری ځانګړتیاوې ترلاسه کړې، مګر د بریښنا مصرف لاهم ښه شویd، او معیاري نوي د L0p بریښنا ترتیب کولو ګیر معرفي کړی.البته، په 2021 کې د اعلان وروسته، PCIe 6.0 په سوداګریزه توګه په 2023 یا 2024 کې په لومړي سر کې شتون لري.د مثال په توګه، PCIe 5.0 په 2019 کې تصویب شو، او دا یوازې اوس دی چې د غوښتنلیک قضیې شتون لري

DC58LV()B[67LJ}CQ$QJ))F

 

 

د پخوانیو معیاري مشخصاتو سره پرتله کول، د PCIe 4.0 مشخصات نسبتا ناوخته راغلل.د PCIe 3.0 مشخصات په 2010 کې معرفي شوي، د PCIe 4.0 معرفي کولو څخه 7 کاله وروسته، نو د PCIe 4.0 مشخصاتو ژوند ممکن لنډ وي.په ځانګړې توګه، ځینې پلورونکي د PCIe 5.0 PHY فزیکي پرت وسیلو ډیزاین کول پیل کړي.

د PCI-SIG سازمان تمه لري چې دوه معیارونه د یو څه وخت لپاره یوځای پاتې شي، او PCIe 5.0 په عمده توګه د لوړ فعالیت وسیلو لپاره کارول کیږي چې د لوړې کچې اړتیاو سره، لکه د AI لپاره Gpus، د شبکې وسایل، او داسې نور، پدې معنی چې PCIe 5.0 دی. د ډیټا مرکز، شبکې، او HPC چاپیریال کې ډیر احتمال شتون لري.هغه وسیلې چې د کم بینډ ویت اړتیاوې لري ، لکه ډیسټاپونه ، کولی شي PCIe 4.0 وکاروي.

 SY3NGO6)N1YSXLR3_KW~$3C 

 

 

د PCIe 5.0 لپاره، د سیګنال کچه د PCIe 4.0′s 16GT/s څخه 32GT/s ته لوړه شوې، اوس هم د 128/130 کوډینګ کاروي، او د x16 بینډ ویت له 64GB/s څخه 128GB/s ته لوړ شوی.

د بینډ ویت دوه چنده کولو سربیره ، PCIe 5.0 نور بدلونونه راوړي ، د سیګنال بشپړتیا ښه کولو لپاره د بریښنایی ډیزاین بدلول ، د PCIe سره شاته مطابقت ، او نور ډیر څه.برسېره پردې، PCIe 5.0 د نوي معیارونو سره ډیزاین شوی چې د اوږد واټن په اوږدو کې د ځنډ او سیګنال توقیف کموي.

د PCI-SIG سازمان تمه لري چې سږکال په Q1 کې د توضیحاتو 1.0 نسخه بشپړ کړي ، مګر دوی کولی شي معیارونه رامینځته کړي ، مګر دوی نشي کنټرول کولی کله چې ټرمینل وسیله بازار ته معرفي شي ، او تمه کیږي چې لومړی PCIe 5.0 وسیلې به سږکال پیل شي، او نور محصولات به په 2020 کې څرګند شي. په هرصورت، د لوړ سرعت اړتیا د PCI اکسپریس راتلونکی نسل تعریف کولو لپاره معیاري اداره وهڅوله.د PCIe 5.0 هدف په لنډ ممکن وخت کې د معیاري سرعت لوړول دي.له همدې امله، PCIe 5.0 ډیزاین شوی ترڅو په ساده ډول د PCIe 4.0 معیار ته سرعت زیات کړي پرته له کوم بل مهم نوي ځانګړتیاو څخه.

د مثال په توګه، PCIe 5.0 د PAM 4 سیګنالونو ملاتړ نه کوي او یوازې هغه نوي ب featuresې پکې شاملې دي چې د PCIe معیاري وړولو لپاره اړین دي ترڅو په لنډ ممکن وخت کې د 32 GT/s ملاتړ وکړي.

 M_7G86}3T(L}UGP2R@1J588

د هارډویر ننګونې

د PCI Express 5.0 مالتړ لپاره د محصول چمتو کولو کې لویه ننګونه به د چینل اوږدوالی پورې اړه ولري.هرڅومره چې د سیګنال نرخ ګړندی وي ، د PC بورډ له لارې لیږدول شوي سیګنال کیریر فریکوینسي لوړه وي.دوه ډوله فزیکي زیان هغه حد محدودوي چې انجینران کولی شي د PCIe سیګنالونو تبلیغ وکړي:

1. د کانال کموالی

2. هغه انعکاسونه چې په کانال کې د پنونو، نښلونکو، سوري سوري او نورو جوړښتونو کې د خنډونو د بندیدو له امله واقع کیږي.

د PCIe 5.0 مشخصات په 16 GHz کې د -36dB کمولو سره چینلونه کاروي.فریکونسۍ 16 GHz د 32 GT/s ډیجیټل سیګنالونو لپاره د Nyquist فریکونسۍ استازیتوب کوي.د مثال په توګه، کله چې د PCIe5.0 سیګنال پیل شي، دا ممکن د 800 mV عادي لوړ ولتاژ ولري.په هرصورت ، د وړاندیز شوي -36dB چینل څخه تیریدو وروسته ، د خلاصې سترګې سره ورته والی له لاسه ورکوي.یوازې د ټرانسمیټر پراساس انډول (de-accentuating) او رسیدونکي مساوات (د CTLE او DFE ترکیب) پلي کولو سره کولی شي د PCIe5.0 سیګنال د سیسټم چینل څخه تیر شي او د رسیدونکي لخوا په دقیق ډول تشریح شي.د PCIe 5.0 سیګنال لږترلږه تمه شوي د سترګو لوړوالی 10mV دی (د مساوي کولو وروسته).حتی د نږدې کامل ټیټ جیټر ټرانسمیټر سره ، د چینل د پام وړ توجه کول د سیګنال طول هغه نقطې ته راټیټوي چیرې چې د انعکاس او کراسټالک لخوا رامینځته شوي کوم بل ډول سیګنال زیان د سترګو د بیرته راګرځولو لپاره تړل کیدی شي.


د پوسټ وخت: جولای 06-2023